Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 2000-319936

[0043] to [0062] [0043]

Further, the portion of the Si cap layer 9, which is the side of the emitter diffusion layer 9a and is immediately below the underlying oxide film 11, is doped with boron at a concentration equal to that of boron doped in the inclined SiGe base layer 8. A link region Blink is formed in an area sandwiched between an intrinsic base layer Bint and an external base implantation region Bex so as to be located across the Si cap layer 9 and the inclined SiGe base layer 8. In this association, the link region Blink of the external base layer, which is located below the underlying oxide film 11, increases in a thickness direction so as to include not only the inclined SiGe base layer 8 but also the Si cap layer 9. In this way, the HBT according to the present embodiment is characterized in that the thickness of the link region Bex of the external base layer increases.

[0044] Wherein, the surface portion of the Si epitaxial layer 4 in the external base implantation region Bex is doped with boron at a concentration of approximately 3×10^{17} atoms/cm⁻³, to serve as a junction leakage prevention layer.

[0045] Further, sidewalls 20 and 22 each formed of a silicon oxide film are provided on the side face of an emitter leading electrode 10 and on the side face of a laminated film of the Si cap layer 9, the inclined SiGe base layer 8 and the SiGe spacer layer 7, respectively.

[0046] An interlayer insulating film 13 formed of a BSG (Boron Silicate Glass) film is provided on the wafer. Contact holes are provided in the interlayer insulating film 13 so as to reach the emitter leading electrode 10, a region 9b of the Si cap layer 9 which is to be part of the external base layer, and the collector wall layer 3b, respectively. A tungsten plug 12 is buried in each contact hole, which is in contact with a silicide layer 21

formed on each surface of the emitter leading electrode 10, the region 9b of the Si cap layer 9 which is to be part of the external base layer, and the collector wall 3b. Further, a metal wiring 14 connected to each tungsten plug 12 is provided on the interlayer insulating film 13.

[0047] Since in the SiGe-HBT according to the present embodiment, an area, which is located below the underlying oxide film 11, of the region 9b of the Si cap layer 9 which is to be part of the external base layer is doped with boron at a relatively high concentration (approximately 2×10^{18} atoms/cm⁻³), the link region Blink increases in a thickness direction so as to include not only the inclined SiGe base layer 8 but also the Si cap layer 9. The component Rlink of the link region Blink in the base resistance R_B shown in Equation (2) is reduced to, for example, approximately 4/7 thereof, which reduces the base resistance R_B , and hence, the maximum oscillation frequency fmax shown in Equation (1) of the HBT can be improved.

[0048] In the meanwhile, the Si cap layer 9 is entirely doped with a P-type impurity, however, the conductivity type of the emitter diffusion layer 9a of the Si cap layer 9 is inverted owing to diffusion of an N-type impurity from the emitter leading electrode 10, and the impurity profile of a longitudinal cross section going through the emitter diffusion layer 9a and the intrinsic base layer Bint is almost the same as that of the HBT including a conventional undoped Si cap layer. Therefore, degradation in the current gain cutoff frequency ft is only negligible. Further, since PN junction is formed between the emitter diffusion layer 9a and the other region (region 9b to be part of the external base layer) of the Si cap layer, charging and discharging times of the emitter junction capacitance are increased by slight increase in emitter junction capacitance, however, the value of the current gain cutoff frequency $f\tau$ is hardly influenced thereby. Moreover, no decrease in the withstand pressure of the emitter/base junction is caused by setting the impurity concentration of the Si cap layer 9 approximately equal to that of the inclined SiGe base layer 8.

[0049] In this way, in the HBT having the single polysilicon structure according to the present embodiment, the base resistance can be lowered while degradation in high frequency characteristics is being prevented and the junction withstand pressure is being kept unchanged. In this

association, increase in the maximum oscillation frequency fmax and lowering in noise can be realized.

,

[0050] Next, the fabrication process of the SiGe-HBT according to the present embodiment will be described. Figures 2(a) to 4(d) are sectional views illustrating the fabrication process of the SiGe-HBT according to the present embodiment, wherein, Figures 2(a) to 2(d) are sectional views illustrating the process from the first of the SiGe-HBT formation process to deposition of an emitter leading electrode polysilicon film, Figures 3(a) to 3(d) are sectional views illustrating the process from formation of the emitter leading electrode to deposition of a coating oxide film, and Figures 4(a) to 4(d) are sectional views illustrating the process from formation of the sidewall on the side face of, for example, the emitter leading electrode to formation of the wiring.

[0051] Firstly, in the process shown in Figure 2(a), after the collector-buried layer 5 is formed by implanting an N-type impurity (for example, phosphorus) into the Si substrate 1, the Si epitaxial layer 4 is formed on the Si substrate 1 by epitaxial growth. At this time, an impurity such as phosphorus in the collector-buried layer 5 is diffused into the epitaxial layer 4. Thereafter, the shallow trench 2a and the deep trench 2b are formed, and then, the HBT formation region Rbt is divided into the first active region Rel for forming the emitter/base junction and the second active region Re2 for leading the collector electrode. That is, the Si collector layer 3a is formed in the first active region Re1 of the Si epitaxial layer 4 and the collector wall layer 3b is formed in the second active region Re2 thereof.

[0052] Secondly, in the process shown in Figure 2(b), an undoped SiGe layer containing Ge with a 15% concentration, a doped inclined SiGe layer which contains a P-type impurity, boron, and Ge in which concentration gradually decreasing from 15 % to 0 %, and a doped Si layer containing boron as a P-type impurity are deposited nearly sequentially on the wafer by epitaxial growth using UHV-CVD, while the gas species are being changed. Next, the doped Si layer, the doped inclined SiGe layer and the undoped SiGe layer are patterned so that the SiGe spacer layer 7, the inclined SiGe doped layer 8 and the Si cap layer 9 are formed on the first active region Re1 of the Si epitaxial layer 4. Herein, the inclined SiGe

base layer 8 has a thickness of approximately 40 nm and includes the impurity doped therein at a concentration of 2×10^{18} atoms/cm⁻³. The Si cap layer 9 has a thickness of approximately 30 nm and includes the impurity doped therein at a concentration of approximately 2×10^{18} atoms/cm⁻³.

[0053] Next, in the process shown in Figure 2(c), after a silicon oxide film 11x having a thickness of approximately 30 nm is deposited on the wafer, part of the silicon oxide film 11x is selectively removed by wet etching so that the emitter opening part 11a is formed and part of the Si cap layer 9 is exposed at the bottom of the emitter opening part 11a. At this time, since the silicon oxide film 11x is subjected to wet etching, the Si cap layer 9 is not damaged.

[0054] Then, in the process shown in Figure 2(d), an N-type polysilicon film 10x having a thickness of approximately 250 nm and containing phosphorus (P) doped at a high concentration therein by in-situ doping and a silicon nitride film 16x to be an implantation protection film are deposited on the wafer. Wherein, an N-type impurity (phosphorus or arsenic) may be doped in the polysilicon film 10x by ion implantation.

[0055] Further, in the process shown in Figure 3(a), the silicon nitride film 16x, the polysilicon film 10x and the silicon oxide film 11x are patterned by dry etching using a photoresist film 17A so that the emitter leading electrode 10 in contact with the Si cap layer 9 at the emitter opening part 11a, the underlying oxide film 11 and the implantation protection film 16 on the emitter leading electrode 10 are formed.

[0056] Furthermore, in the process shown in Figure 3(b), after the photoresist film 17A is removed, a photoresist film 17B covering at least the collector wall layer 3b is formed on the wafer, and ions of boron (B) are implanted using the photoresist film 17B and the implantation protection film 16 as masks. In this way, born is doped into the regions Bex of the Si cap layer 9, the inclined SiGe base layer 8 and the SiGe spacer layer 7, which are located outside the emitter leading electrode 10. Thereafter, boron is doped into the surface portion of the Si epitaxial layer 4 in the external base implantation region Bex at a concentration of approximately 3×10^{17} atoms/cm⁻³ to form a diffusion leakage protection layer.

[0057] Moreover, in the process shown in Figure 3(c), after the photoresist film 17B and the implantation protection film 16 are removed, a covering oxide film 18 formed of a silicon oxide film for preventing impurity diffusion at thermal treatment is deposited on the wafer.

[0058] Next, in the process shown in Figure 3(d), rapid thermal appealing (RTA) is performed at a temperature of 900 °C for 15 seconds so that phosphorus in the emitter leading electrode 10 is diffused into the Si cap layer 9 to form the emitter diffusion layer 9a in the region of the Si cap layer 9, which is located below the emitter opening part 11a.

[0059] Thereafter, in the process shown in Figure 4(a), the covering oxide film 18 and the silicon oxide film 11x are subjected to anisotropic etching to form the sidewalls 20 and 22 on the side face of the emitter leading electrode 10 and on the side of the laminated film of the Si cap layer 9, the inclined SiGe base layer 8 and the SiGe spacer layer 7, respectively.

[0060] Subsequently, in the process shown in Figure 4(b), after a metal film (for example, a titanium film) is deposited on the emitter leading electrode 10 exposed on the wafer, the region 9b of the Si cap layer 9 to be part of the external base layer, and the collector wall layer 3b, the metal and silicon are allowed to react with each other by thermal treatment so that a silicide layer (for example, a titanium silicide layer) 21 is formed on the emitter leading electrode 10, the region 9b of the Si cap layer 9 to be part of the external base layer, and the collector wall layer 3b.

[0061] Further, in the process shown in Figure 4(c), the interlayer insulating film 13 formed of a BSG film is deposited on the wafer.

[0062] Moreover, in the process shown in Figure 4(d), after contact holes are formed in the interlayer insulating film 13 so as to reach the emitter leading electrode 10, the region 9b of the Si cap layer 9 to be part of the external base layer, the collector wall layer 3b, respectively, tungsten is filled into each contact hole to form a tungsten plug 12 in contact with the silicide layer 21 formed on the respective surface portions of the emitter leading electrode 10, the region 9b of the Si cap layer 9 to be part of the external base layer, and the collector wall layer 3b. Next, a metal wiring 14 made of aluminum is formed on the interlayer insulating film 13 so as to be connected to each tungsten plug 12. In this way, the structure of the HBT as shown in Figures 1(a) and 1(b) is realized.

BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-319936

(43) Date of publication of application: 16.11.2001

(51)Int.CI.

H01L 21/331

H01L 29/73

H01L 29/165

(21)Application number: 2000-139560

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

12.05.2000

(72)Inventor: TAKAGI TAKESHI

ASAI AKIRA


ONISHI TERUTO


(54) BIPOLAR TRANSISTOR AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a heterobipolar transistor where the resistance of an outer base layer is small and a manufacturing method of the transistor.

SOLUTION: An undoped SiGe spacer layer 7, an inclined SiGe base layer 8 where boron is doped and an Si cap layer 9 where boron is doped are sequentially installed on an Si epitaxial layer where an Si sub-collector layer 3a is installed. A mat oxide film 11 is installed on the Si cap layer 9 and an emitter lead electrode 10 filling the emitter opening 1 of the mat oxide film 11 is installed. Phosphorus in the emitter lead electrode 10 is diffused to a part of the Si cap layer 9 and an emitter diffusion layer 9a is formed. Since a link area Rlink positioned below the mat oxide film 11 in an outer base layer is formed from the inclined SiGe base layer 8 to the Si cap layer 9, the outer base resistance is reduced.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-319936 (P2001-319936A)

(43)公開日 平成13年11月16日(2001.11.16)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 21/331 29/73 H 0 1 L 29/165 29/72 5F003

29/13 29/165

審査請求 未請求 請求項の数11 OL (全 19 頁)

(21)出願番号

(22)出顧日

特願2000-139560(P2000-139560)

平成12年5月12日(2000, 5, 12)

(71)出題人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 高木 剛

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 浅井 明

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)


最終頁に続く


(54) 【発明の名称】 バイポーラトランジスタ及びその製造方法

(57) 【要約】

【課題】 外部ベース層の抵抗値の小さい〜テロバイポーラトランジスタ及びその製造方法を提供する。

【解決手段】 Siサブコレクタ層3aが設けられたSIエピタキシャル層4の上に、アンドープのSiGeスペーサ層7,ボロンがドープされた傾斜SiGeベース層8,ボロンがドープされたSiキャップ層9が順次設けられている。Siキャップ層9の上には、下敷き酸化膜11が設けられており、下敷き酸化膜11のエミッタ開口部11aを埋めるエミッタ引き出し電極10が設けられている。そして、エミッタ引き出し電極10中のリンがSiキャップ層9の一部に拡散されてエミッタ拡散層9aが形成されている。外部ベース層のうち下敷き酸化膜11の下方に位置するリンク領域Rlinkが傾斜SiGeベース層8からSiキャップ層9に亘って形成されているので、外部ベース抵抗が低減する。





【特許請求の範囲】

【請求項1】 基板上に設けられ、第1導電型不純物を 含むコレクタ層として機能する第1の半導体層と、

上記第1の半導体層の上に設けられ、第2導電型不純物 を含む第2の半導体層と、

上記第2の半導体層の上に設けられ、上記第2の半導体 層とはバンドギャップが異なる材料からなり、少なくと も下部に第2導電型不純物を含む第3の半導体層と、

上記第3の半導体層の上に設けられた下敷き絶縁膜と、 上記下敷き絶縁膜に設けられ、上記第3の半導体層に達 10 する開口部と、

第1導電型不純物を含む導体材料により構成され、上記 下敷き絶縁膜の開口部を埋めて上記第3の半導体層に接 触するエミッタ引き出し電極とを備えたバイポーラトラ ンジスタにおいて、

上記第3の半導体層は、上記開口部の下方に位置する第 1 導電型のエミッタ拡散層を有しており、

上記第2の半導体層は、上記第1の半導体層のエミッタ 拡散層に接する真性ベース層を有していることを特徴と するバイポーラトランジスタ。

【請求項2】 請求項1記載のバイポーラトランジスタ において、

上記第3の半導体層の少なくとも下部に含まれる第2導 電型不純物の濃度は、上記第2の半導体層の第2導電型 不純物の濃度と実質的に等しいことを特徴とするバイポ ーラトランジスタ。

【請求項3】 請求項1又は2記載のバイポーラトラン ジスタにおいて、

上記エミッタ引き出し電極は、第1導電型不純物がドー プされたポリシリコン膜により構成されており、

上記第3の半導体層のエミッタ拡散層は、上記エミッタ 引き出し電極から拡散した第1導電型不純物によって第 1 導電型に反転しているものであることを特徴とするバ イポーラトランジスタ。

【請求項4】 請求項1~3のうちいずれか1つに記載 のバイポーラトランジスタにおいて、

上記エミッタ引き出し電極は、ポリシリコン膜により構 成されており、

上記第2又は第3の半導体層のうち上記エミッタ引き出 し電極の外方に位置する領域からベース電極が引き出さ 40 れていることを特徴とするシングルポリシリコン型のバ イポーラトランジスタ。

【請求項5】 請求項1~3のうちいずれか1つに記載 のバイポーラトランジスタにおいて、

上記エミッタ引き出し電極は、ポリシリコン膜により構 成されており、

上記第3の半導体層のうち上記下敷き絶縁膜の外方に位 置する部分に接して設けられ、第2導電型不純物がドー プされたポリシリコンにより構成されるベース引き出し ランジスタ。

【請求項6】 請求項1~5のうちいずれか1つに記載 のバイポーラトランジスタにおいて、

上記基板はシリコン基板であり、

上記第1の半導体層はSi層であり、

上記第2の半導体層はSiGe層であり、

上記第3の半導体層はSi層であることを特徴とするバ イポーラトランジスタ。

【請求項7】 基板上の第1導電型不純物を含むコレク タ層となる第1の半導体層の上に、第2導電型不純物を 含むベース層となる第2の半導体層を形成する工程 (a) と、

上記第2の半導体層の上に、上記第2の半導体層とはバ ンドギャップが異なる材料からなり、少なくとも下部に 第2導電型不純物を含む第3の半導体層をエピタキシャ ル成長により形成する工程(b)と、

基板上に下敷き絶縁膜を堆積する工程(c)と、

上記下敷き絶縁膜に上記第3の半導体層に達する開口部 を形成する工程(d)と、

上記第3の半導体層のうち上記開口部の下方に位置する 20 領域に第1導電型不純物を導入して、エミッタ拡散層を 形成する工程(e)とを含むバイポーラトランジスタの 製造方法。

【請求項8】 請求項7記載のバイポーラトランジスタ の製造方法において、

上記工程(d)の後で上記工程(e)の前に、基板上に 導体膜を堆積した後、上記導体膜をパターニングして上 記下敷き絶縁膜の開口部を埋めて上記下敷き絶縁膜の上 に延びる第1導電型不純物を含むエミッタ引き出し電極 30 を形成する工程をさらに含み

上記工程(e)は、熱処理により、上記エミッタ引き出 し電極中の第1導電型不純物を上記第3の半導体層に拡 散させることにより行なわれることを特徴とするバイポ ーラトランジスタの製造方法。

【請求項9】 請求項7又は8記載のバイポーラトラン ジスタの製造方法において、

上記工程(d)においては、ウェットエッチングにより 上記開口部を形成することを特徴とするバイポーラトラ ンジスタの製造方法。

【請求項10】 請求項7記載のバイポーラトランジス タの製造方法において、

上記工程(d)の後に、基板上に導体膜及びマスク用絶 縁膜を堆積した後、該マスク用絶縁膜及び導体膜をパタ ーニングしてマスク膜及びエミッタ引き出し電極を形成 する工程と、

上記マスク膜及びエミッタ引き出し電極をマスクとし て、第2導電型不純物のイオン注入を行なうことによ り、上記第2, 第3の半導体層のうち上記エミッタ引き 出し電極の外方に位置する領域に外部ベース注入層を形 電極をさらに備えていることを特徴とするバイポーラト 50 成する工程とをさらに含むことを特徴とするバイポーラ

トランジスタの製造方法。

【請求項11】 請求項8記載のバイポーラトランジス タの製造方法において、

上記工程(c)の後で上記工程(d)の前に、

上記下敷き絶縁膜の上に上記第3の半導体層の一部を覆 うマスク部材を形成する工程と、

上記マスク部材を用いたエッチングにより、上記第3の 半導体層の一部のみを覆うように下敷き絶縁膜をパター ニングした後、上記マスク部材を用いて第2導電型不純 物のイオン注入を行なうことにより、上記第2,第3の 半導体層のうち上記下敷き絶縁膜の外方に位置する領域 に外部ベース注入層を形成する工程と、

上記外部ベース注入層の形成の後、基板上に上記導体膜 とは別の導体膜を堆積した後、上記別の導体膜に上記下 敷き絶縁膜に到達する開口部を形成する工程と、

上記別の導体膜の開口部の側面を覆う絶縁性の側壁保護 膜を形成する工程とをさらに含み、

上記工程(d)は、上記側壁保護膜を形成する工程の後 で行なわれるとともに、

上記工程(d)の後に、基板上に導体膜を堆積した後、 該導体膜をパターニングしてエミッタ引き出し電極を形

 $f \max = \sqrt{(f_T / 8 \pi \cdot R_B \cdot C_{BC})}$

f_T:電流利得遮断周波数

R_B:ベース抵抗

C_{BC}: ベース・コレクタ接合容量

上記各パラメータの改善の中でもベース抵抗R_B を低減 することは、雑音特性を改善する効果もあることから、 もっとも重要な課題である。そのためには、真性ベース 層の低抵抗化だけでなく、ベース電極をコンタクトさせ るための外部ベース層の低抵抗化を実現することも必要 30

【0005】また、近年、シリコンウエハ上に作製可能 なIV-IV族化合物であるSiGe系の材料をベース層に 用いたヘテロバイポーラトランジスタ(SiGe-HB T)が注目を集めている。

【0006】SiGe-HBTは、SiGeベース層の Ge含有率をエミッタ側からコレクタ側に向けて徐々に 増加させた傾斜組成ベース構造のもの(L. Harame et a 1., "Optimization of SiGe HBT Technology for High S peed Analog and Mixed-Signal Applications," IEDM T 40 ech. Dig. 1993, p.71.) が代表的である。

【0007】この傾斜組成ベース構造では、ベース層に 注入されたキャリアは、傾斜組成による電界によりベー ス層をドリフト走行する。ドリフト電界によるキャリア の走行は、拡散による走行に比べて高速であるため、ベ ース走行時間の短縮が図られ、良好な高周波特性が得ら れている。また、SiGe-HBT では、従来のシリ コンによるバイポーラトランジスタに比べ、ベース層の 不純物濃度を高くしても電流増幅率が低下しないため、

成する工程をさらに含むことを特徴とするバイポーラト ランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バイポーラトラン ジスタの高性能化を実現する素子の構造および製造方法 に関する。

[0002]

【従来の技術】従来より、エミッタ層と外部ベース層と を自己整合的に形成することによりベース容量を低減す るとともに、ベース抵抗を小さくすることにより、バイ ポーラトランジスタの動作の高速性をより高めようとす る自己整合型バイポーラトランジスタの開発が進められ ている。

【0003】バイポーラトランジスタの最大発振周波数 f max の向上を図るためには、下記式(1)に示すよう に、電流利得遮断周波数 fr の向上、ベース抵抗RRの 低減、ベースーコレクタ間容量Cpcの低減が有効である ことがわかる。

[0004]

(1)

音化が図られている。このように、高周波特性に優れた SiGeーHBTは、汎用のシリコンプロセスを利用し て作製できるため、高周波無線用 I CなどのB i CMO Sデバイスにも用いられつつある。

【0008】図13 (a), (b) は、従来のシングル ポリシリコン型のSiGe-HBTの構造を示す断面 図、及びエミッターベース接合部付近の構造を拡大して 示す部分断面図である。

【0009】図13 (a) に示すように、S i 基板10 1のコレクタ埋め込み層105の上にはSiエピタキシ ャル層104が設けられており、このSiエピタキシャ ル層104には、活性領域を区画するためのシャロート レンチ102aが設けられている。また、シャロートレ ンチ102aよりもさらに下方に延びてSi基板101 の奥方に達するディープトレンチ102bが設けられて いる。このディープトレンチ102bによりHBT形成 領域Rbtが取り囲まれ、シャロートレンチ102aによ り、HBT形成領域Rbtが第1の活性領域Relと第2の 活性領域Re2とに区画されている。そして、Siエピタ キシャル層104内のコレクタ埋め込み層105の上方 に位置する領域において、第1の活性領域RelにはSi コレクタ層103aが、第2の活性領域Re2にはコレク タウォール層103bがそれぞれ設けられている。 さら に、Siエピタキシャル層104のうち第1の活性領域 Re1の上には、エピタキシャル成長によって形成された Ge含有率が約15%で厚み20nmのSiGeスペー サ層107が設けられている。このSiGeスペーサ層 結果としてベース抵抗が低減され、 f max の向上や低雑 50 107は、ボロンの拡散によるパラスティックバリア

られている。

(寄生バリア)の形成を抑制するためのものであって、不純物がドープされていないアンドープ層である。また、SiGeスペーサ層107の上には、Ge含有率が15%から上方に向かって減少し上端で0%となっている傾斜SiGeベース層108が設けられている。この傾斜SiGeベース層108の厚みは約40mmで、傾斜SiGeベース層108内には、in-situ ドーピングによりボロンが導入されている。さらに、傾斜SiGeベース層108の上には、エピタキシャル成長により形成された厚み約20mmのアンドープのSiキャップ層 10109が設けられている。

【0010】また、Siキャップ層109の上には、シリコン酸化膜からなる下敷き酸化膜111が設けられており、下敷き酸化膜111には、Siキャップ層109の一部を露出させるエミッタ開口部111aが形成されている。そして、下敷き酸化膜111のエミッタ開口部111aを埋めて、下敷き酸化膜111上に延びるリンがドープされたポリシリコン膜からなるエミッタ引き出し電極110が設けられている。一方、上記Siキャップ層109のうちエミッタ開口部111aの下方に位置20する領域には、エミッタ引き出し電極110からの拡散によるリンがドープされたエミッタ拡散層109aが形成されている。

【0011】そして、傾斜SiGeベース層108のうちエミッタ拡散層109aの直下方に位置する領域が真性ベース層Bintである。また、SiGeスペーサ層107,傾斜SiGeベース層108及びSiキャップ層109のうち,エミッタ引き出し電極110の外方に位置する領域には、イオン注入によりP型不純物であるボロン(B)がドープされて外部ベース注入層Bexが形成30されており、この外部ベース注入領域Bexが外部ベース層の一部となっている。また、傾斜SiGeベース層8のうち下敷き酸化膜111の下方において、真性ベース層Bintと外部ベース注入領域Bexとに挟まれているリンク領域Blinkも外部ベース層の一部となっている。

【0012】なお、エミッタ引き出し電極110の側面と、Siキャップ層109, SiGe傾斜SiGeベース層108及びSiGeスペーサ層107からなる積層膜の側面とには、それぞれシリコン酸化膜からなるサイドウォール120, 122が設けられている。さらに、40ウエハ上には、BSG (Boron Silicate Glass) 膜からなる層間絶縁膜113が設けられている。層間絶縁膜113には、エミッタ引き出し電極110, Siキャップ層109, コレクタウォール層103bにそれぞれ到達する接続孔が設けられており、各接続孔には、エミッタ引き出し電極110, Siキャップ層109, コレクタウォール層103bの表面部に形成されたシリサイド層121に接触するタングステンプラグ112が埋め込まれている。また、層間絶縁膜113の上には、各タングステンプラグ112に接続される金属配線114が設け50

【0013】ここで、下敷き酸化膜111が設けられていることで、下敷き酸化膜111にエミッタ開口部11 1aを開口する際に、ウエットエッチを用いることが可能となり、後にエミッタ拡散層109aとなるSiキャ

6

能となり、後にエミッタ拡散層109aとなるSiキャップ層109の表面部にエッチングダメージを与えないようにプロセスを進めることができる。

【0014】図14 (a), (b)は、従来のダブルポ

リシリコン型のSiGe-HBTの構造を示す断面図、 及びエミッターベース接合部付近の構造を拡大して示す 部分断面図である。

【0015】図14 (a) に示すように、S i 基板10 1のコレクタ埋め込み層105の上にはSiエピタキシ ャル層104が設けられており、このSiエピタキシャ ル層104には、活性領域を区画するためのシャロート レンチ102aが設けられている。また、シャロートレ ンチ102aよりもさらに下方に延びてSi基板101 の奥方に達するディープトレンチ102bが設けられて いる。このディープトレンチ102bによりHBT形成 領域Rbtが取り囲まれ、シャロートレンチ102aによ り、HBT形成領域Rbtが第1の活性領域Relと第2の 活性領域Re2とに区画されている。そして、Siエピタ キシャル層104内のコレクタ埋め込み層105の上方 に位置する領域において、第1の活性領域RelにはSi コレクタ層103aが、第2の活性領域Re2にはコレク タウォール層103bがそれぞれ設けられている。 さら に、Siエピタキシャル層104のうち第1の活性領域 Relの上には、エピタキシャル成長によって形成された Ge含有率が約15%で厚み20nmのSiGeスペー サ層107が設けられている。このSiGeスペーサ層 7は、ボロンの拡散によるパラスティックバリア (寄生 バリア) の形成を抑制するためのものであって、不純物 がドープされていないアンドープ層である。また、Si Geスペーサ層107の上には、Ge含有率が15%か ら上方に向かって減少し上端で0%となっている傾斜S iGeベース層108が設けられている。この傾斜Si Geベース層108の厚みは約40nmで、傾斜SiG eベース層108内には、in-situ ドーピングによりボ ロンが導入されている。 さらに、傾斜SiGeベース層 108の上には、エピタキシャル成長により形成された 厚み約20nmのアンドープのSiキャップ層109が 設けられている。また、Siキャップ層109の上に は、シリコン酸化膜からなる下敷き酸化膜111が設け られており、下敷き酸化膜111には、Siキャップ層 109の一部を露出させるエミッタ開口部111aが形 成されている。そして、下敷き酸化膜111のエミッタ 開口部111aを埋めるポリシリコンからなるエミッタ 引き出し電極110が設けられている。

【0016】一方、上記Siキャップ層109のうちエミッタ開口部111aの下方に位置する領域には、エミ

7

ッタ引き出し電極110からの拡散によるリンがドープ されたエミッタ拡散層109aが形成されている。

【0017】また、下敷き酸化膜111の上には、P型 不純物がドープされたポリシリコン膜からなるベース引 き出し電極131と、シリコン酸化膜からなる電極間絶 縁膜132とが設けられている。ベース引き出し電極1 31及び電極間絶縁膜132のうち、下敷き酸化膜11 1のエミッタ開口部111aの上方に位置する部分は開 口されていて、ベース引き出し電極121及び電極間絶 縁膜132の側面には、酸化膜サイドウォール133が 設けられ、さらに、酸化膜サイドウォール133の上に ポリシリコンサイドウォール134が設けられている。 そして、上述のエミッタ引き出し電極110は、エミッ 夕開口部111aを埋め、ポリシリコンサイドウォール 134及び酸化膜サイドウォール133を挟んでベース 引き出し電極131と対向している。つまり、酸化膜サ イドウォール133によって、エミッタ引き出し電極1 10とベース引き出し電極131とが電気的に絶縁され るとともに、ベース引き出し電極131からエミッタ引 き出し電極110~の不純物の拡散が阻止されている。 また、電極間絶縁膜132によって、ベース引き出し電 極131の上面とエミッタ引き出し電極110とが互い に絶縁されている。

【0018】そして、傾斜SiGeベース層108のうちエミッタ拡散層109aの直下方に位置する領域が真性ベース層Bintである。また、SiGeスペーサ層107,傾斜SiGeベース層108及びSiキャップ層109のうち,下敷き酸化膜111の外方に位置する領域には、イオン注入によりP型不純物であるボロン

(B)がドープされて外部ベース注入層Bexが形成され 30 ており、この外部ベース注入領域Bexが外部ベース層の

 $R_B = Rex + Rlink + Rint$

Rex: 外部ベース層中の外部ベース注入領域Bexの抵抗成分

Rlink:外部ベース層中のリンク領域Blinkの抵抗成分 Rint: 真性ベース層Bintの抵抗成分 により表される。

【0023】このとき、上記リンク領域の抵抗成分Rlinkは、ドライエッチングでエミッタ開口を形成することができないSiGeーHBTに特有の抵抗成分である。SiGeーHBTにおいては、傾斜SiGeベース層の不純物濃度を高くすることができるため、本来、ベース抵抗Rpが低くなるはずであるが、この抵抗成分Rlink

 $R_B = Rps + Rc + Rex + Rlink + Rint$

Rps : ベース引き出し電極の抵抗

Rc : ベース引き出し電極-S i キャップ層間のコン タクト抵抗

Rex : 外部ベース層中の外部ベース注入領域Bexの抵抗成分

Rlink:外部ベース層中のリンク領域Blinkの抵抗成分 50 り、上述のように、この抵抗成分Rlinkのために、本来

一部となっている。また、傾斜SiGeベース層8のうち下敷き酸化膜111の下方において、真性ベース層Bint と外部ベース注入領域Bexとに挟まれているリンク領域Blinkも外部ベース層の一部となっている。

【0019】なお、エミッタ引き出し電極110及び電極間絶縁膜132の外側面と、ベース引き出し電極131の外側面とには、シリコン酸化膜からなるサイドウォール120が設けられている。

【0020】さらに、ウエハ上には、BSG (Boron Si licate Glass) 膜からなる層間絶縁膜113が設けられている。層間絶縁膜113には、エミッタ引き出し電極110, ベース引き出し電極131, コレクタウォール層103bにそれぞれ到達する接続孔が設けられており、各接続孔には、エミッタ引き出し電極110, ベース引き出し電極131, コレクタウォール層103bの表面部に形成されたシリサイド層121に接触するタングステンプラグ112が埋め込まれている。また、層間絶縁膜113の上には、各タングステンプラグ112に接続される金属配線114が設けられている。

20 [0021]

【発明が解決しようとする課題】しかしながら、上記従来のSiGe-HBTの構造やプロセスフローにおいて、以下のような不具合がある。

【0022】上記図13 (a), (b) に示す従来のシングルポリシリコン型のSiGe-HBTにおいては、ベース抵抗 R_B を低減することが困難であった。図13 (b) は、シングルポリシリコン型SiGe-HBTのベース抵抗 R_B (シリサイド層121からエミッタ拡散層109a直下の真性ベース領域Bint までの抵抗 R_B) の抵抗成分を示す。つまり、ベース抵抗 R_B は、下記式 (2)

(2)

のために、本来の低ベース抵抗特性を十分に発揮できな いという不具合がある。

【0024】一方、ダブルポリシリコン型のSiGeーHBTの製造工程においても、ウエットエッチによりエミッタ開口部111aを形成するために下敷き酸化膜11が必要となることから、シングルポリシリコン型SiGeーHBTと同様の問題がある。図14(b)は、40 ダブルポリシリコン型SiGeーHBTのベース抵抗RB(シリサイド層121からエミッタ拡散層109a直下の真性ベース領域までの抵抗RB)の成分を示す。つまり、ベース抵抗RBは、下記式(3)

Rint: 真性ベース層Bintの抵抗成分により表される。

【0025】このとき、リンク領域Blinkの抵抗成分R linkは、ドライエッチングでエミッタ開口を形成することができないSiGeーHBTに特有の抵抗成分であ

(3)

a

の低ベース抵抗特性を十分に発揮できないという不具合 がある。

【0026】本発明の目的は、エミッタ引き出し電極とSiGeベース層との間に下敷き酸化膜を介在させたSiGeーHBTにおいて、ベース抵抗を低減する手段を講ずることにより、最大遮断周波数などの高周波特性の優れたヘテロバイポーラトランジスタ及びその製造方法を提供することにある。

[0027]

【課題を解決するための手段】本発明のバイポーラトラ 10 ンジスタは、基板上に設けられ、第1導電型不純物を含 むコレクタ層として機能する第1の半導体層と、上記第 1の半導体層の上に設けられ、第2導電型不純物を含む 第2の半導体層と、上記第2の半導体層の上に設けら れ、上記第2の半導体層とはバンドギャップが異なる材 料からなり、少なくとも下部に第2導電型不純物を含む 第3の半導体層と、上記第3の半導体層の上に設けられ た下敷き絶縁膜と、上記下敷き絶縁膜に設けられ、上記 第3の半導体層に達する開口部と、第1導電型不純物を 含む導体材料により構成され、上記下敷き絶縁膜の開口 20 部を埋めて上記第3の半導体層に接触するエミッタ引き 出し電極とを備えたバイポーラトランジスタにおいて、 上記第3の半導体層は、上記開口部の下方に位置する第 1 導電型のエミッタ拡散層を有しており、上記第2の半 導体層は、上記第1の半導体層のエミッタ拡散層に接す る真性ベース層を有している。

【0028】これにより、第3の半導体層の少なくとも下部には第2導電型不純物が含まれているので、第3の半導体層の第2導電型不純物を含む部分の抵抗が低減する。したがって、ベース抵抗全体が低減されることにな 30 り、最大遮断周波数などの高周波特性の優れたバイポーラトランジスタが得られる。

【0029】上記第3の半導体層の少なくとも下部に含まれる第2導電型不純物の濃度を、上記第2の半導体層の第2導電型不純物の濃度と実質的に等しくすることにより、第2,第3の半導体層の基板面に沿った方向の抵抗を均一化することができ、バイポーラトランジスタの高周波特性がさらに向上することになる。

【0030】上記エミッタ引き出し電極を第1導電型不純物がドープされたポリシリコン膜により構成しておき、上記第3の半導体層のエミッタ拡散層を、上記エミッタ引き出し電極から拡散した第1導電型不純物によって第1導電型に反転したものとすることにより、第3の半導体層に第2導電型不純物をドープして低抵抗化を図りつつ、バイポーラトランジスタの基本要素となるエミッタ拡散層が得られる。

【0031】上記エミッタ引き出し電極をポリシリコン 膜により構成しておき、上記第2又は第3の半導体層の うち上記エミッタ引き出し電極の外方に位置する領域か らべース電極を引き出すことにより、外部ベース層が低 50

抵抗化されたシングルポリシリコン型のヘテロバイポーラトランジスタが得られる。

【0032】上記エミッタ引き出し電極をポリシリコン 膜により構成しておき、上記第3の半導体層のうち上記 下敷き絶縁膜の外方に位置する部分に接して設けられ、 第2導電型不純物がドープされたポリシリコンにより構 成されるベース引き出し電極をさらに備えることによ り、外部ベース層が低抵抗化されたダブルポリシリコン 型のヘテロバイポーラトランジスタが得られる。

【0033】上記基板をシリコン基板とし、上記第1の 半導体層をSi層とし、上記第2の半導体層をSiGe 層とし、上記第3の半導体層をSi層とすることによ り、シリコンデバイスのプロセスを利用して容易に形成 可能なヘテロバイポーラトランジスタが得られる。

【0034】本発明のバイポーラトランジスタの製造方法は、基板上の第1導電型不純物を含むコレクタ層となる第1の半導体層の上に、第2導電型不純物を含むベース層となる第2の半導体層を形成する工程(a)と、上記第2の半導体層の上に、上記第2の半導体層とはバンドギャップが異なる材料からなり、少なくとも下部に第2導電型不純物を含む第3の半導体層をエピタキシャル成長により形成する工程(b)と、基板上に下敷き絶縁膜を堆積する工程(c)と、上記下敷き絶縁膜に上記第3の半導体層に達する開口部を形成する工程(d)と、上記第3の半導体層のうち上記開口部の下方に位置する領域に第1導電型不純物を導入して、エミッタ拡散層を形成する工程(e)とを含んでいる。

【0035】この方法により、第2の半導体層のうちエミッタ拡散層の直下方に位置する領域が真性ベース層として機能し、真性ベース層の外方において、第2の半導体層と、第3の半導体層の少なくとも下部との抵抗の低い領域が外部ベース層として機能する。そして、外部ベース層のうち下敷き絶縁膜の直下方に位置するリンク領域において、第3の半導体層のうちの第2導電型不純物がドープされている部分の抵抗値が低減することから、外部ベース層全体の抵抗値の小さいヘテロバイポーラトランジスタが得られることになる。

【0036】上記工程(d)の後で上記工程(e)の前に、基板上に導体膜を堆積した後、上記導体膜をパターニングして上記下敷き絶縁膜の開口部を埋めて上記下敷き絶縁膜の上に延びる第1導電型不純物を含むエミッタ引き出し電極を形成する工程をさらに含み、上記工程

(e) を、熱処理により、上記エミッタ引き出し電極中の第1導電型不純物を上記第3の半導体層に拡散させることにより行なうことにより、第3の半導体層の導電型を容易に反転させてエミッタ拡散層を形成することができる。

【0037】上記工程(d)においては、ウェットエッチングにより上記開口部を形成することにより、エッチングダメージのほとんどないエミッタ拡散層を有するへ

テロバイポーラトランジスタが得られる。

【0038】上記工程(d)の後に、基板上に導体膜及びマスク用絶縁膜を堆積した後、該マスク用絶縁膜及び導体膜をパターニングしてマスク膜及びエミッタ引き出し電極を形成する工程と、上記マスク膜及びエミッタ引き出し電極をマスクとして、第2導電型不純物のイオン注入を行なうことにより、上記第2,第3の半導体層のうち上記エミッタ引き出し電極の外方に位置する領域に外部ベース注入層を形成する工程とをさらに含むことにより、シングルポリシリコンプロセスを利用して、抵抗 10値が均一化された外部ベース層を有するヘテロバイポーラトランジスタを形成することができる。

【0039】上記工程(c)の後で上記工程(d)の前 に、上記下敷き絶縁膜の上に上記第3の半導体層の一部 を覆うマスク部材を形成する工程と、上記マスク部材を 用いたドライエッチングにより、上記第3の半導体層の 一部のみを覆うように下敷き絶縁膜をパターニングした 後、上記マスク部材を用いて第2導電型不純物のイオン 注入を行なうことにより、上記第2,第3の半導体層の うち上記下敷き絶縁膜の外方に位置する領域に外部ベー ス注入層を形成する工程と、上記外部ベース注入層の形 成の後、基板上に上記導体膜とは別の導体膜を堆積した 後、上記別の導体膜に上記下敷き絶縁膜に到達する開口 部を形成する工程と、上記別の導体膜の開口部の側面を 覆う絶縁性の側壁保護膜を形成する工程とをさらに含 み、上記工程(d)を上記側壁保護膜を形成する工程の 後で行うとともに、上記工程(d)の後に、基板上に導 体膜を堆積した後、該導体膜をパターニングしてエミッ タ引き出し電極を形成する工程をさらに含むことによ り、ダブルポリシリコンプロセスを利用して、抵抗値が 30 均一化された外部ベース層を有するヘテロバイポーラト ランジスタを形成することができる。

[0040]

【発明の実施の形態】 (第1の実施の形態) 図1

(a), (b)は、本実施形態に係るSiエミッタ層とSiGeベース層とを有するヘテロバイポーラトランジスタ(HBT)であってシングルポリシリコン型HBTの構造を示す断面図、及びエミッターベース接合部付近の構造を拡大して示す部分断面図である。

【0041】図1(a)に示すように、Si基板1のコ 40 レクタ埋め込み層5の上にはSiエピタキシャル層4が 設けられており、このSiエピタキシャル層4には、活性領域を区画するためのシャロートレンチ2aが設けられている。また、シャロートレンチ2aよりもさらに下方に延びてSi基板1の奥方に達するディープトレンチ2bが設けられている。このディープトレンチ2bによりHBT形成領域Rbtが取り囲まれ、シャロートレンチ2aにより、HBT形成領域Rbtが第1の活性領域Relと第2の活性領域Re2とに区画されている。そして、Siエピタキシャル層4内のコレクタ埋め込み層5の上方50

12

に位置する領域において、第1の活性領域RelにはSi コレクタ層3aが、第2の活性領域Re2にはコレクタウ ォール層3bがそれぞれ設けられている。さらに、Si エピタキシャル層4のうち第1の活性領域Relの上に は、エピタキシャル成長によって形成されたGe含有率 が約15%で厚み20 nmのSiGeスペーサ層7が設 けられている。このSiGeスペーサ層7は、ボロンの 拡散によるパラスティックバリア(寄生バリア)の形成 を抑制するためのものであって、不純物がドープされて いないアンドープ層である。また、SiGeスペーサ層 7の上には、Ge含有率が15%から上方に向かって減 少し上端で0%となっている傾斜SiGeベース層8が 設けられている。この傾斜SiGeベース層8の厚みは 約40nmで、傾斜SiGeベース層8内には、in-sit u ドーピングにより、濃度が2×10¹⁸atoms ・c m⁻³ のボロンが導入されている。さらに、傾斜SiGeベー ス層8の上には、エピタキシャル成長により形成された Siキャップ層9が設けられている。Siキャップ層9 の厚みは約30nmで、Siキャップ層9内には、傾斜 S i G e ベース層 8 内 と 同様に、 濃度が約 2 × 1 0 ¹⁸ at oms \cdot c m⁻³のボロン (B) がドープされている。ま た、Siキャップ層9の上には、厚みが約30nmのシ リコン酸化膜からなる下敷き酸化膜11が設けられてお り、下敷き酸化膜11には、Siキャップ層9の一部を 露出させるエミッタ開口部11aが形成されている。そ して、下敷き酸化膜11のエミッタ開口部11aを埋め て、下敷き酸化膜11上に延びるポリシリコンからなる エミッタ引き出し電極10が設けられている。 エミッタ 引き出し電極10には、濃度約5×10²⁰atoms ・cm -3のN型不純物であるリン (P) がドープされている。 一方、上記Siキャップ層9のうちエミッタ開口部11 a の下方に位置する領域には、エミッタ引き出し電極1 0からの拡散により、高濃度のリンがドープされたエミ ッタ拡散層 9 a が形成されている。 つまり、Si キャッ プ層9にはほぼ均一にボロン(濃度約2×10¹⁸atoms \cdot c m⁻³) がドープされているが、S i キャップ層 9中 のエミッタ拡散層9 a においては、エミッタ引き出し電 極10から拡散したリンの濃度がドープされているボロ ンの濃度よりも大幅に高いので、エミッタ拡散層9aは N型に反転している。

【0042】そして、傾斜SiGeベース層8のうちエミッタ拡散層9aの直下方に位置する領域が真性ベース層Bintである。また、Siエピタキシャル層4の表面部、SiGeスペーサ層7、傾斜SiGeベース層8及びSiキャップ層9のうち、エミッタ引き出し電極10の外方に位置する領域には、イオン注入によりP型不純物であるボロン(B)がドープされた外部ベース注入領域Bexが形成されている。この外部ベース注入領域Bexが形成されている。この外部ベース注入領域Bexが形成されている。

【0043】さらに、Siキャップ層9のうちエミッタ

20

拡散層 9 a の側方かつ下敷き酸化膜 1 1 直下の領域には、傾斜 S i G e ベース層 8 と同じ濃度のボロンがドープされている。そして、真性ベース層 B int と外部ベース注入領域Bexとに挟まれる領域において、S i キャップ層 9 と傾斜 S i G e ベース層 8 とに亘ってリンク領域 B l inkが形成されている。その結果、外部ベース層のうちの下敷き酸化膜 1 1 の下方に位置しているリンク領域 B l inkは、傾斜 S i G e ベース層 8 だけでなく S i キャップ層 9 をも含むように厚み方向に拡大している。このように、外部ベース層中のリンク領域Bexの厚みが拡大 10 している点が本実施形態のHBTの特徴である。

【0044】なお、外部ベース注入領域BexのうちSi エピタキシャル層4の表面部は、濃度が約 3×10^{17} at oms ・ cm^{-3} 程度のボロンがドープされて、接合リーク防止層となっている。

【0045】また、エミッタ引き出し電極10の側面と、Siキャップ層9, SiGe傾斜SiGeベース層8及びSiGeスペーサ層7からなる積層膜の側面とには、それぞれシリコン酸化膜からなるサイドウォール20, 22が設けられている。

【0046】さらに、ウエハ上には、BSG(Boron Si licate Glass)膜からなる層間絶縁膜13が設けられている。層間絶縁膜13には、エミッタ引き出し電極10、Siキャップ層9のうちの外部ベース層の一部となる領域9b、コレクタウォール層3bにそれぞれ到達する接続孔が設けられており、各接続孔には、エミッタ引き出し電極10、Siキャップ層9のうち外部ベース層の一部となる領域9b、コレクタウォール層3bの表面部に形成されたシリサイド層21に接触するタングステンプラグ12が埋め込まれている。また、層間絶縁膜13の上には、各タングステンプラグ12に接続される金属配線14が設けられている。

【0047】本実施形態に係るSiGe-HBTによると、Siキャップ層9の外部ベース層の一部となる領域9bのうち下敷き酸化膜11の下方に位置する領域には、比較的高濃度のボロン(濃度約2×10¹⁸atoms・cm⁻³)がドープされているので、リンク領域Blinkは、傾斜SiGeベース層8だけでなくSiキャップ層9をも含むように厚み方向に拡大している。そして、式(2)に示すベース抵抗R_Bのうちリンク領域Blinkの40成分Rlinkが、例えば4/7程度に低減する。その結果、ベース抵抗R_Bが小さくなるので、式(1)に示すHBTの最大発振周波数 f maxの向上を図ることができる。

【0048】一方、Siキャップ層9全体にはP型不純物がドープされているが、エミッタ引き出し電極10からのN型不純物の拡散により、Siキャップ層9のうちのエミッタ拡散層9aにおける導電型が反転し、エミッタ拡散層9a及び真性ベース層Bintを通過する総断面における不純物プロファイルは、従来のアンドープのS50

4

【0049】このように、本実施形態のHBTによれば、シングルポリシリコン構造を有するHBTにおいて、高周波特性の劣化を抑制しつつ、接合耐圧を同程度に保ったまま、ベース抵抗を低減することができる。よって、最大発振周波数 f max の増大と、低雑音化とを実現することができる。

【0050】次に、本実施形態のSiGe-HBTの製造工程について説明する。図2(a)~図4(d)は、本実施形態のSiGe-HBTの製造工程を示す断面図である。そのうち、図2(a)~(d)は、工程のはじめからエミッタ引き出し電極用ポリシリコン膜を堆積するまでの工程を示す断面図、図3(a)~(d)は、エミッタ引き出し電極の形成から被覆酸化膜を堆積するまでの工程を示す断面図、図4(a)~(d)は、エミッタ引き出し電極などの側面へのサイドウォールの形成から配線の形成までの工程を示す断面図である。

【0051】まず、図2(a)に示す工程で、Si基板 1に、N型不純物(例えばリン)の注入によりコレクタ 埋め込み層5を形成した後、エピタキシャル成長によ り、Si基板1の上にSiエピタキシャル層4を形成す る。このとき、コレクタ埋め込み層5内のリンなどの不 純物がSiエピタキシャル層4に拡散する。その後、シ ャロートレンチ2a, ディープトレンチ2bを形成し、 HBT形成領域Rbtを、エミッタ・ベース接合などを形 成するための第1の活性領域Relと、コレクタ電極の引 き出しを行なうための第2の活性領域Re2とに区画す る。つまり、Siエピタキシャル層4のうち第1の活性 領域RelにはSiコレクタ層3aが形成され、第2の活 性領域Re2にはコレクタウォール層3bが形成される。 【0052】次に、図2(b)に示す工程で、UHV-CVDを用いたエピタキシャル成長法により、ウエハ上 に、Geの含有率が15%のアンドープSiGe層と、 P型不純物であるボロンを含みGe含有率が15%から 0に漸次減少するドープト傾斜SiGe層と、P型不純 物であるボロンを含むドープトSi層とを、ガス種を変 えながらほぼ連続して堆積する。そして、ドープトSi 層とドープト傾斜SiGe層とアンドープSiGe層と をパターニングして、Siエピタキシャル層4のうち第 1の活性領域Relの上に、SiGeスペーサ層7と、傾 斜SiGeドープ層8と、Siキャップ層9とを形成す る。このとき、傾斜SiGeベース層8の厚みは約40 nmで、その不純物濃度は2×10¹⁸atoms · cm⁻³で ある。Siキャップ層9の厚みは約30nmで、その不 純物濃度は約2×10¹⁸atoms · c m⁻³である。

【0053】次に、図2(c)に示す工程で、ウエハ上 に厚みが約30nmのシリコン酸化膜11xを堆積した 後、ウエットエッチにより、シリコン酸化膜11xの一 部を選択的に除去してエミッタ開口部11aを形成し、 エミッタ開口部11aの底部にSiキャップ層9の一部 10 を露出させる。このとき、ウエットエッチによってシリ コン酸化膜11xをエッチングするので、Siキャップ 層9にダメージを与えることはない。

【0054】次に、図2(d)に示す工程で、ウエハ上 に、in-situ ドーピングにより高濃度のリン (P) がド ープされた厚みが約250nmのN型のポリシリコン膜 10xと、注入保護膜となるシリコン窒化膜16xとを 堆積する。ただし、ポリシリコン膜10xには、イオン 注入によりN型不純物(リン又は砒素)をドープしても よいものとする。

【0055】次に、図3(a)に示す工程で、フォトレ ジスト膜17Aを用いたドライエッチングにより、シリ コン窒化膜16x, ポリシリコン膜10x及びシリコン 酸化膜11xをパターニングして、エミッタ開口部11 aでSiキャップ層9に接触するエミッタ引き出し電極 10と、下敷き酸化膜11と、エミッタ引き出し電極1 0上の注入保護膜16とを形成する。

【0056】次に、図3(b)に示す工程で、フォトレ ジスト膜17Aを除去した後、ウエハ上に、コレクタウ オール層3bを少なくとも覆うフォトレジスト膜17B 30 を形成し、このフォトレジスト膜17B及び注入保護膜 16をマスクとしてボロン(B)のイオン注入を行な う。これにより、Siキャップ層9、傾斜SiGeベー ス層8及びSiGeスペーサ層7のうち、エミッタ引き 出し電極10の外側に位置する領域Bexにはボロンがド ープされる。そして、この外部ベース注入領域Bexのう ちSiエピタキシャル層4の表面部には、約3×10¹⁷ atoms ・ c m⁻³の濃度のボロンが導入されて、拡散リー ク防止層が形成される。

【0057】次に、図3(c)に示す工程で、フォトレ 40 ジスト膜17B及び注入保護膜16を除去した後、ウエ ハ上に、熱処理時における不純物の拡散防止用のシリコ ン酸化膜からなる被覆用酸化膜18を堆積する。

【0058】次に、図3 (d) に示す工程で、900 ℃,15秒間の条件で、急速加索処理(RTA)を行な って、エミッタ引き出し電極10中のリンをSiキャッ プ層9内に拡散させて、Siキャップ層9のうちエミッ 夕開口部11aの下方に位置する領域にエミッタ拡散層 9 a を形成する。

化膜18及びシリコン酸化膜11xを異方性エッチング によりエッチングして、エミッタ引き出し電極10の側 面と、Siキャップ層9,傾斜SiGeベース層8及び SiGeスペーサ層7からなる積層膜の側面とに、それ ぞれシリコン酸化膜からなるサイドウォール20,22 を形成する。

16

【0060】次に、図4 (b) に示す工程で、ウエハ上 に露出しているエミッタ引き出し電極10と、Siキャ ップ層9のうちの外部ベース層の一部となる領域9 b と、コレクタウォール層3bとの上に金属膜(例えばチ タン膜) を堆積した後、熱処理により金属とシリコンと を反応させて、エミッタ引き出し電極10, Siキャッ プ層9のうちの外部ベース層の一部となる領域9b,及 びコレクタウォール層3bの上に、シリサイド層(例え ばチタンシリサイド層) 21を形成する。

【0061】次に、図4 (c) に示す工程で、ウエハ上 に、BSG膜からなる層間絶縁膜13を堆積する。

【0062】次に、図4(d)に示す工程で、層間絶縁 膜13に、エミッタ引き出し電極10、Siキャップ層 9のうちの外部ベース層の一部となる領域9b, コレク タウォール層3bにそれぞれ到達する接続孔を形成した 後、各接続孔にタングステンを埋め込んで、エミッタ引 き出し電極10, Siキャップ層9のうちの外部ベース 層の一部となる領域9 b, コレクタウォール層3 bの表 面部に形成されたシリサイド層21に接触するタングス テンプラグ12を形成する。その後、層間絶縁膜13の 上に、各タングステンプラグ12に接続されるアルミニ ウムからなる金属配線14を形成する。これにより、図 1 (a), (b) に示すHBTの構造が実現する。

【0063】本実施形態の製造工程によれば、図2

(b) に示す工程で、比較的高濃度のP型不純物を含む Siキャップ層9を形成し、図3(d)に示す工程で、 このSiキャップ層9のうちエミッタ開口部11aの下 方に位置する領域に高濃度のN型不純物であるリンを拡 散させて、エミッタ拡散層9 a を形成している。 つま り、Siキャップ層9のうち中央部はエミッタ拡散層9 aとなり、それ以外の領域9bは外部ベース層の一部と

【0064】したがって、従来のHBTのごとくアンド ープのSiキャップ層が設けられているのに比べて、外 部ベース層のうち下敷き酸化膜11の下方に位置する部 分であるリンク領域Blinkの抵抗値を低減することがで きる。すなわち、本実施形態のHBTの製造方法によ り、上述のごとく、最大発振周波数 f max の高い、低雑 音化されたHBTを容易に形成することができるのであ

【0065】なお、本実施形態のHBTの製造工程にお いて、図4(a)に示すボロンのイオン注入工程は省略 してもよい。Siキャップ層9に高濃度のボロンがドー 【0059】次に、図4(a)に示す工程で、被覆用酸 50 プされているので、外部ベース注入領域Bexが存在して

いなくても、外部ベース層全体の抵抗値を十分小さく維持することができるからである。

【0066】また、図2(b)に示すSiキャップ層9のエピタキシャル成長の際、in-situドープによってSiキャップ層9全体にボロンをドープする必要はなく、Siキャップ層9の少なくとも下部にボロンをドープしておけばよい。その場合にも、その後の熱処理によってボロンがSiキャップ層9内を上方に拡散するので、外部ベース層全体の抵抗値を小さく維持することは可能である。

【0067】(第2の実施の形態)図5(a),(b)は、本実施形態に係るSiエミッタ層とSiGeベース層とを有するヘテロバイポーラトランジスタ(HBT)であってダブルポリシリコン型HBTの構造を示す断面図、及びエミッターベース接合部付近の構造を拡大して示す部分断面図である。

【0068】図5 (a) に示すように、S i 基板1のコ レクタ埋め込み層5の上にはSiエピタキシャル層4が 設けられており、このSiエピタキシャル層4には、活 性領域を区画するためのシャロートレンチ2 a が設けら れている。また、シャロートレンチ2 a よりもさらに下 方に延びてSi基板1の奥方に達するディープトレンチ 2 bが設けられている。このディープトレンチ2 bによ りHBT形成領域Rbtが取り囲まれ、シャロートレンチ 2aにより、HBT形成領域Rbtが第1の活性領域Rel と第2の活性領域Re2とに区画されている。そして、S iエピタキシャル層4内のコレクタ埋め込み層5の上方 に位置する領域において、第1の活性領域RelにはSi コレクタ層3aが、第2の活性領域Re2にはコレクタウ ォール層3bがそれぞれ設けられている。さらに、Si エピタキシャル層4のうち第1の活性領域Relの上に は、エピタキシャル成長によって形成されたGe含有率 が約15%で厚み20nmのSiGeスペーサ層7が設 けられている。このSiGeスペーサ層7は、ボロンの 拡散によるパラスティックバリア(寄生バリア)の形成 を抑制するためのものであって、不純物がドープされて いないアンドープ層である。また、SiGeスペーサ層 7の上には、Ge含有率が15%から上方に向かって減 少し上端で0%となっている傾斜SiGeベース層8が 設けられている。この傾斜SiGeベース層8の厚みは 40 約40 nmで、傾斜SiGeベース層8内には、in-sit u ドーピングにより、濃度が 2×10¹⁸atoms ・ c m⁻³ のボロンが導入されている。さらに、傾斜SiGeベー ス層8の上には、エピタキシャル成長により形成された Siキャップ層9が設けられている。Siキャップ層9 の厚みは約30nmで、Siキャップ層9内には、傾斜 SiGeベース層8内と同様に、濃度が約2×10¹⁸at oms \cdot c m⁻³のボロン (B) がドープされている。ま た、Siキャップ層9の上には、厚みが約30nmのシ リコン酸化膜からなる下敷き酸化膜11が設けられてお 50 り、下敷き酸化膜11には、Siキャップ層9の一部を露出させるエミッタ開口部11aが形成されている。そして、下敷き酸化膜11のエミッタ開口部11aを埋めるポリシリコンからなるエミッタ引き出し電極10には、濃度約けられている。エミッタ引き出し電極10には、濃度約5×10²⁰atoms・cm⁻³のN型不純物であるリン

18

(P) がドープされている。一方、上記Siキャップ層 9のうちエミッタ開口部11aの下方に位置する領域には、エミッタ引き出し電極10からの拡散により、高濃度のリンがドープされたエミッタ拡散層9aが形成されている。つまり、Siキャップ層9にはほぼ均一にボロン(濃度約2×10¹⁸ atoms・cm⁻³)がドープされているが、Siキャップ層9中のエミッタ拡散層9aにおいては、エミッタ引き出し電極10から拡散したリンの濃度がドープされているボロンの濃度よりも大幅に高いので、エミッタ拡散層9aはN型に反転している。

【0069】また、下敷き酸化膜11の上には、P型不 純物がドープされたポリシリコン膜からなるベース引き 出し電極31と、シリコン酸化膜からなる電極間絶縁膜 32とが設けられている。ベース引き出し電極31及び 電極間絶縁膜32のうち、下敷き酸化膜11のエミッタ 開口部11aの上方に位置する部分は開口されていて、 ベース引き出し電極21及び電極間絶縁膜32の側面に は、酸化膜サイドウォール33が設けられ、さらに、酸 化膜サイドウォール33の上にポリシリコンサイドウォ ール34が設けられている。そして、上述のエミッタ引 き出し電極10は、エミッタ開口部11aを埋め、ポリ シリコンサイドウォール34及び酸化膜サイドウォール 33を挟んでベース引き出し電極31と対向している。 つまり、酸化膜サイドウォール33によって、エミッタ 引き出し電極10とベース引き出し電極31とが電気的 に絶縁されるとともに、ベース引き出し電極31からエ ミッタ引き出し電極10~の不純物の拡散が阻止されて いる。また、電極間絶縁膜32によって、ベース引き出 し電極31の上面とエミッタ引き出し電極10とが互い に絶縁されている。

【0070】そして、傾斜SiGeベース層8のうちエミッタ拡散層9aの直下方に位置する領域が真性ベース層Bintである。また、Siエピタキシャル層4の表面部、SiGeスペーサ層7、傾斜SiGeベース層8及びSiキャップ層9のうち、下敷き酸化膜11の外方に位置する領域には、イオン注入によりP型不純物であるボロン(B)がドープされた外部ベース注入領域Bexが形成されている。この外部ベース注入領域Bexが外部ベース層の一部になっている。

【0071】さらに、Siキャップ層9のうちエミッタ 拡散層9aの側方かつ下敷き酸化膜11直下の領域に は、傾斜SiGeベース層8と同じ濃度のボロンがドー プされている。そして、真性ベース層Bintと外部ベー ス注入領域Bexとに挟まれる領域において、Siキャッ Blinkが形成されている。その結果、外部ベース層のう

ちの下敷き酸化膜11の下方に位置しているリンク領域

Blinkは、傾斜SiGeベース層8だけでなくSiキャ

ップ層9をも含むように厚み方向に拡大している。この

ように、外部ベース層中のリンク領域Bexの厚みが拡大

している点が本実施形態のHBTの特徴である。

タ接合容量の充放電時間が増加するが、電流利得遮断周 波数 fr の値はほとんど影響を受けない。また、エミッ

タ・ベース接合の耐圧も、Siキャップ層9の不純物濃 度を傾斜SiGeベース層8と同程度とすることによっ て低下することはない。

【0072】なお、外部ベース注入領域BexのうちSi エピタキシャル層4の表面部は、濃度が約 3×10^{17} at oms ・ c m⁻³程度のボロンがドープされて、接合リーク 防止層となっている。

【0073】また、エミッタ引き出し電極10及び電極 間絶縁膜32の外側面と、ベース引き出し電極31の外 側面とには、シリコン酸化膜からなるサイドウォール2 0が設けられている。

【0074】さらに、ウエハ上には、BSG (Boron Si licate Glass) 膜からなる層間絶縁膜13が設けられて いる。層間絶縁膜13には、エミッタ引き出し電極1 0, ベース引き出し電極31, コレクタウォール層3b にそれぞれ到達する接続孔が設けられており、各接続孔 には、エミッタ引き出し電極10、ベース引き出し電極 31, コレクタウォール層3bの表面部に形成されたシ リサイド層21に接触するタングステンプラグ12が埋 め込まれている。また、層間絶縁膜13の上には、各タ ングステンプラグ12に接続される金属配線14が設け られている。

【0075】本実施形態に係るSiGe-HBTによる と、上記第1の実施形態のHBTと同様に、Siキャッ プ層9の外部ベース層の一部となる領域9 b のうち下敷 き酸化膜11の下方に位置する領域には、比較的高濃度 のボロン (濃度約2×10¹⁸atoms · c m⁻³) がドープ されているので、リンク領域Blinkは、傾斜SiGeべ ース層8だけでなくSiキャップ層9をも含むように厚 み方向に拡大している。そして、式(2)に示すベース 抵抗R_B のうちリンク領域Blinkの成分Rlinkが、例え ば4/7程度に低減する。その結果、ベース抵抗R_Bが 小さくなるので、式(1)に示すHBTの最大発振周波 数 f max の向上を図ることができる。

【0076】一方、Siキャップ層9全体にはP型不純 物がドープされているが、エミッタ引き出し電極10か らのN型不純物の拡散により、エミッタ拡散層9aにお ける導電型が反転し、エミッタ拡散層9a及び真性ベー ス層Bint を通過する縦断面における不純物プロファイ ルは、従来のアンドープのSiキャップ層を備えたHB Tにおける不純物プロファイルとほとんど変わりがな い。したがって、電流利得遮断周波数frの劣化はほと んど起こらない。また、Siキャップ層9内において、 エミッタ拡散層9 a とそれ以外の領域(外部ベース層の 一部となる領域9b)との間にPN接合部が形成される ために、エミッタ接合容量が若干増加する分だけエミッ 50

【0077】このように、本実施形態のHBTによれ ば、ダブルポリシリコン構造を有するHBTにおいて も、上記第1の実施形態と同様に、高周波特性の劣化を 抑制しつつ、接合耐圧を同程度に保ったまま、ベース抵 抗を低減することができる。よって、最大発振周波数 f max の増大と、低雑音化とを実現することができる。

【0078】次に、本実施形態のSiGe-HBTの製 造工程について説明する。図6(a)~図8(d)は、 本実施形態のSiGe-HBTの製造工程を示す断面図 である。そのうち、図6(a)~(e)は、工程のはじ めからコレクタ引き出し電極にエミッタ開口部を形成す るまでの工程を示す断面図、図7(a)~(e)は、エ ミッタ開口部の形成から被覆酸化膜を堆積するまでの工 程を示す断面図、図8(a)~(d)は、エミッタ拡散 層の形成から配線の形成までの工程を示す断面図であ る。

【0079】まず、図6(a)に示す工程で、Si基板 1に、N型不純物(例えばリン)の注入によりコレクタ 埋め込み層5を形成した後、エピタキシャル成長によ り、Si基板1の上にSiエピタキシャル層4を形成す る。このとき、コレクタ埋め込み層5内のリンなどの不 純物がSiエピタキシャル層4に拡散する。その後、シ ャロートレンチ2a, ディープトレンチ2bを形成し、 HBT形成領域Rbtを、エミッタ・ベース接合などを形 成するための第1の活性領域Relと、コレクタ電極の引 き出しを行なうための第2の活性領域Re2とに区画す る。つまり、Siエピタキシャル層4のうち第1の活性 領域RelにはSiコレクタ層3aが形成され、第2の活 性領域Re2にはコレクタウォール層3bが形成される。 【0080】次に、図6 (b) に示す工程で、UHV-

CVDを用いたエピタキシャル成長法により、ウエハ上 に、Geの含有率が15%のアンドープSiGe層と、 P型不純物であるボロンを含みGe含有率が15%から 0に漸次減少するドープト傾斜SiGe層と、P型不純 物であるボロンを含むドープトSi層とを、ガス種を変 えながらほぼ連続して堆積する。そして、ドープトSi 層とドープト傾斜SiGe層とアンドープSiGe層と をパターニングして、Siエピタキシャル層4のうち第 1の活性領域Relの上に、SiGeスペーサ層7と、傾 斜SiGeドープ層8と、Siキャップ層9とを形成す る。このとき、傾斜SiGeベース層8の厚みは約40 nmで、その不純物濃度は2×10¹⁸atoms ・ c m⁻³で ある。Siキャップ層9の厚みは約30nmで、その不 純物濃度は約2×10¹⁸atoms · c m⁻³である。

【0081】次に、図6 (c) に示す工程で、ウエハ上

に、エッチストッパとなる厚みが約30nmのシリコン酸化膜11xを堆積する。

【0082】次に、図6 (d) に示す工程で、シリコン 酸化膜11xの上に設けたフォトレジスト膜17Cをマ スクとして用いて、シリコン酸化膜11xをドライエッ チングによりパターニングして、ベース接続用開口部4 0を形成する。このとき、Siキャップ層9, 傾斜Si Geベース層8及びSiGeスペーサ層7の中央部はシ リコン酸化膜11xによって覆われており、ベース接続 用開口部40にはSiキャップ層9, 傾斜SiGeベー 10 ス層8及びSiGeスペーサ層7の周辺部が露出してい る。続いて、フォトレジスト膜17Cをそのまま注入マ スクとして用い、P型不純物であるボロン(B)のイオ ン注入を行い、Siキャップ層9, 傾斜SiGeベース 層8、SiGeスペーサ層7及びSiエピタキシャル層 4の表面部に外部ベース注入領域Bexを形成する。この とき、外部ベース注入領域BexのうちSiエピタキシャ ル層4の表面部には、約3×10¹⁷atoms · c m⁻³の濃 度のボロンが導入されて、拡散リーク防止層が形成され

【0083】次に、図6 (e) に示す工程で、CVDにより、ウエハ上に高濃度のボロン (B) が注入された厚さ約150nmのポリシリコン膜31xと、厚さ約100nmのシリコン酸化膜32xとを順次形成する。次に、ドライエッチングにより、シリコン酸化膜32xとポリシリコン膜31xとの中央部に、シリコン酸化膜11xに達するエミッタ開口部31aを形成する。このエミッタ開口部31aはシリコン酸化膜11xの中央部よりも小さく、エミッタ開口部31aがベース接続用開口部40に跨ることはない。

【0084】次に、図7(a)に示す工程で、CVDにより、ウエハの全面上に厚さ約30nmのシリコン酸化膜と厚さ約150nmのサイドウォール用ポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、シリコン酸化膜及びサイドウォール用ポリシリコン膜をエッチバックして、ポリシリコン膜31x及びシリコン酸化膜32xのエミッタ開口部31aにおける側面上に、酸化膜サイドウォール33とポリシリコンサイドウォール34とを形成する。

【0085】次に、図7(b)に示す工程で、フッ酸等 40によるウエットエッチングを行い、シリコン酸化膜11 x及び酸化膜サイドウォール33のうち露出している部分を除去する。このとき、エミッタ開口部31aにおいて、Siキャップ層9が露出する。また、ウエットエッチングは等方性であることから、シリコン酸化膜11x及び酸化膜サイドウォール33が横方向にもエッチングされ、拡大したシリコン酸化膜11xの内側面が、最終的なエミッ夕開口部11aを形成する。

【0086】次に、図7 (c) に示す工程で、高濃度の リン (P) を含む厚さが約250nmのポリシリコン膜 50 を堆積した後、フォトレジスト膜17Dをマスクとするドライエッチングによってポリシリコン膜をパターニングすることにより、エミッタ引き出し電極10を形成する。

【0087】次に、図7(d)に示す工程で、フォトレジスト膜17Dを除去した後、新たなフォトレジスト膜17Eをマスクとするドライエッチングにより、シリコン酸化膜32x、ポリシリコン膜31x及びシリコン酸化膜11xをパターニングして、ベース引き出し電極31を形成するとともに、シリコン酸化膜11xのうちベース引き出し電極31の下方に存在する下敷き酸化膜11となる部分以外の部分を除去する。

【0088】次に、図7 (e) に示す工程で、フォトレジスト膜17Eを除去した後、ウエハ上に被覆用酸化膜18を形成する。

【0089】次に、図8 (a) に示す工程で、900 ℃, 15秒間の条件で、急速加熱処理 (RTA) を行なって、エミッタ引き出し電極10中のリンをSiキャップ層9内に拡散させて、Siキャップ層9のうちエミッタ開口部11aの下方に位置する領域にエミッタ拡散層9aを形成する。

【0090】次に、図8(b)に示す工程で、被覆用酸化膜18及びシリコン酸化膜32xを異方性エッチングによりエッチングして、エミッタ引き出し電極10とベース引き出し電極31との間に電極間絶縁膜32を形成するとともに、エミッタ引き出し電極10及び電極間絶縁膜32の側面と、ベース引き出し電極31の側面とに、シリコン酸化膜からなるサイドウォール20を形成する。

60 【0091】次に、図8(c)に示す工程で、ウエハ上に露出しているエミッタ引き出し電極10と、ベース引き出し電極31と、コレクタウォール層3bとの上に厚み約40nmのチタン膜を堆積した後、熱処理によりチタンとシリコンとを反応させて、エミッタ引き出し電極10,ベース引き出し電極31,及びコレクタウォール層3bの上に、シリサイド層(チタンシリサイド層)21を形成する。

【0092】次に、図8(d)に示す工程で、ウエハ上に、BSG膜からなる層間絶縁膜13を堆積する。さらに、層間絶縁膜13に、エミッタ引き出し電極10,ベース引き出し電極31,コレクタウォール層3bにそれぞれ到達する接続孔を形成した後、各接続孔にタングステンを埋め込んで、エミッタ引き出し電極10,ベース引き出し電極31,コレクタウォール層3bの表面部に形成されたシリサイド層21に接触するタングステンプラグ12を形成する。その後、層間絶縁膜13の上に、各タングステンプラグ12に接続されるアルミニウムからなる金属配線14を形成する。これにより、図5(a),(b)に示すHBTの構造が実現する。

【0093】本実施形態の製造工程によれば、図6

(b) に示す工程で、比較的高濃度のP型不純物を含む Siキャップ層9を形成し、図8(a)に示す工程で、このSiキャップ層9のうちエミッタ開口部11aの下方に位置する領域に高濃度のN型不純物であるリンを拡散させて、エミッタ拡散層9aを形成している。つまり、Siキャップ層9のうち中央部はエミッタ拡散層9aとなりそれ以外の領域9bは外部ベース層の一部となる。

【0094】したがって、従来のHBTのごとくアンドープのSiキャップ層が設けられているのに比べて、外 10部ベース層のうち下敷き酸化膜11の下方に位置する領域(リンク領域)の抵抗値を低減することができる。すなわち、本実施形態のHBTの製造方法により、上述のごとく、最大発振周波数 f max が高い,低雑音化されたHBTを容易に形成することができるのである。

【0095】なお、本実施形態のHBTの製造工程において、図6 (c) に示すボロンのイオン注入工程は省略してもよい。Siキャップ層9に高濃度のボロンがドープされているので、外部ベース注入領域Bexが存在していなくても、外部ベース層全体の抵抗値を十分小さく維20持することができるからである。

【0096】また、図6(b)に示すSiキャップ層9のエピタキシャル成長の際、in-situドープによってSiキャップ層9全体にボロンをドープする必要はなく、Siキャップ層9の少なくとも下部にボロンをドープしておけばよい。その場合にも、その後の熱処理によって、ベース引き出し電極31からnボロンがSiキャップ層9に拡散するので、外部ベース層全体の抵抗値を小さく維持することは可能である。

【0097】次に、本発明のHBTの効果に関するデー 30 タについて説明する。図9(a),(b)及び図10(a),(b)は、本発明の効果を示すためのSiGeーHBT断面構造におけるホール電流密度分布をシミュレーションした結果を示す図である。図9(a),

(b) はいずれもSiキャップ層の厚みが20nmの場合におけるシミュレーション結果を示し、図9(a)は Siキャップ層におけるボロン濃度が 1×10^{17} atoms・ cm^{-3} の場合、図9(b)はSiキャップ層におけるボロン濃度が 2×10^{18} atoms・ cm^{-3} の場合をそれぞれ示す。また、図10(a), (b) はいずれもSiキャップ層の厚みが30nmの場合におけるシミュレーション結果を示し、図10(a)はSiキャップ層におけるボロン濃度が 1×10^{17} atoms・ cm^{-3} の場合、図10(b)はSiキャップ層におけるボロン濃度が 1×10^{17} atoms・10(b)0 は10(b)1 は10(b)2 は10(b)3 は10(b)4 は10(b)4 は10(b)5 は10(b)6 は10(b)7 は 10(b)7 は

【0098】図9(a)に示されるように、Si+vップ層におけるボロン濃度が 1×10^{17} atoms \cdot cm $^{-3}$ の場合には、Si+vップ層にはわずかしかホール電流が流れずほとんどのホール電流が傾斜SiGeーベース層を通過している。つまり、Si+vップ層のうち下敷き酸 50

化膜の下方の部分は実質的には外部ベース層として十分機能していない。したがって、リンク領域Blinkにおける抵抗成分Rlinkが比較的大きいままである。ところが、図9(b)に示されるように、Si キャップ層におけるボロン濃度が 2×10^{18} atoms ・ cm^{-3} の場合には、Si キャップ層と傾斜Si Geベース層とに均一にホール電流が流れており、Si キャップ層のうちエミック拡散層を除く部分全体が外部ベース層の一部として十分機能していることがわかる。したがって、外部ベース層中のリンク領域Blinkにおける抵抗成分Rlinkが十分小さくなる。また、図10(a),(b)を互いに比べても同様のことがわかる。

【0099】次に、図11は、本発明のダブルポリシリコン型HBTの S_i キャップ層におけるボロンのドープ 濃度と厚みとを変化させたときのコレクタ電流(A)と、電流利得遮断周波数 f_T との相関関係を示す図である。同図において、横軸はコレクタ電流(A)を表し、縦軸は電流利得遮断周波数 f_T (GHz)を表している。同図に示すように、 S_i キャップ層の厚みを大きくし、ボロン濃度を高くしても、電流利得遮断周波数 f_T はほとんど低下しないことがわかる。

【0100】図12は、Siキャップ層におけるボロンのドープ濃度と厚みとを変化させたときのベース電圧 (V)に対するベース電流 (A)の依存性をシミュレーションした結果を示す図である。同図において、横軸はベース電圧 (V)を表し、縦軸はベース電流 (A)を表している。ここでは、エミッタ拡散幅を 0.2μ m、エミッタ拡散長を 1μ mと仮定してシミュレーションを行なっている。同図に示されるように、Siキャップ層の厚みや、Siキャップ層のボロン濃度を高くすると、ベース電流の飽和が抑制され、ベース電流を0.1mA流すのに必要なベース電圧が約10mV程度小さくなっている。これにより、ベース抵抗 R_B が約100Qだけ低減され、式(1)に示す最大遮断周波数 f max が向上することになる。

【0101】このように、本発明により、高周波特性の 劣化が小さく、接合耐圧を同程度に保ったまま、ヘテロ バイポーラトランジスタの低ベース抵抗が図られ、最大 遮断周波数 f max の増大、低雑音化が実現できる。

【0102】なお、上記各実施形態では、バイポーラトランジスタ単体の特性向上について説明してきたが、当然のことながら、バイポーラトランジスタとCMOSを集積化したBiCMOSのバイポーラ部分に本発明によるトランジスタを用いてもかまわない。

【0103】さらに、本発明の各実施形態では、NPN型SiGe-HBTを例にとって説明したが、PNP型SiGe-HBTについても、本発明を適用することにより、上記各実施形態で説明した効果を発揮することができる。

【0104】また、上記各実施形態においては、ベース

層(SiGeスペーサ層及び傾斜SiGeベース層)を SiGeにより構成したが、ベース層をSiGeC、あるいはSiとはバンドギャップの異なる他の半導体材料 により構成してもよい。

[0105]

【発明の効果】本発明のバイポーラトランジスタ又はその製造方法によると、第1導電型不純物を含むコレクタ層となる第1の半導体層の上に、第2導電型不純物を含む第2の半導体層と、少なくとも下部に第2導電型不純物を含む第3の半導体層とを積層し、その後、第3の半導体層のうち一部に第1導電型不純物を導入してエミッタ拡散層を設け、第2の半導体層と第3の半導体層の少なくとも下部とによって外部ベース層中のリンク領域を構成するようにしたので、ベース抵抗の低減を図ることができ、よって、最大遮断周波数 f max の高い、低雑音化されたヘテロバイポーラトランジスタの提供を図ることができる。

【図面の簡単な説明】

【図1】(a), (b)は、第1の実施形態に係るシングルポリシリコン型のHBTの構造を示す断面図、及び 20 エミッターベース接合部付近の構造を拡大して示す部分断面図である。

【図2】 (a) ~ (d) は、第1の実施形態の製造工程 のうちはじめからエミッタ引き出し電極用ポリシリコン 膜を堆積するまでの工程を示す断面図である。

【図3】(a)~(d)は、第1の実施形態の製造工程 のうちエミッタ引き出し電極の形成から被覆酸化膜を堆 積するまでの工程を示す断面図である。

【図4】 (a) ~ (d) は、第1の実施形態の製造工程のうちエミッタ引き出し電極などの側面へのサイドウォ 30 一ルの形成から配線の形成までの工程を示す断面図である。

【図5】(a), (b)は、第2の実施形態に係るダブルポリシリコン型のHBTの構造を示す断面図、及びエミッターベース接合部付近の構造を拡大して示す部分断面図である。

【図6】 (a) ~ (e) は、第2の実施形態の製造工程 のうちはじめからコレクタ引き出し電極にエミッタ開口 部を形成するまでの工程を示す断面図である。

【図7】(a)~(e)は、第2の実施形態の製造工程 40 のうちエミッタ開口部の形成から被覆酸化膜を堆積するまでの工程を示す断面図である。

【図8】 (a) ~ (d) は、第2の実施形態の製造工程 のうちエミッタ拡散層の形成から配線の形成までの工程 を示す断面図である。

【図9】Siキャップ層の厚みが20nmの場合における本発明の効果を示すためのHBT断面構造におけるホール電流密度分布を示す図である。

【図10】Siキャップ層の厚みが30nmの場合における本発明の効果を示すためのHBT断面構造における50

ホール電流密度分布を示す図である。

【図11】本発明のダブルポリシリコン型HBTのSi キャップ層におけるボロンのドープ濃度と厚みとを変化 させたときのコレクタ電流(A)と、電流利得遮断周波 数frとの相関関係を示す図である。

【図12】S i キャップ層におけるボロンのドープ濃度 と厚みとを変化させたときのベース電圧(V)に対する ベース電流(A)の依存性をシミュレーションした結果 を示す図である。

【図13】(a), (b)は、従来のシングルポリシリコン型のSiGe-HBTの構造を示す断面図、及びエミッターベース接合部付近の構造を拡大して示す部分断面図である。

【図14】(a), (b)は、従来のダブルポリシリコン型のSiGe-HBTの構造を示す断面図、及びエミッターベース接合部付近の構造を拡大して示す部分断面図である。

【符号の説明】

Rel 第1の活性領域

0 Re2 第2の活性領域

Rbt HBT形成領域

Bint 真性ベース層

Blink リンク領域

Bex 外部ベース注入領域

1 S i 基板

2a シャロートレンチ

2b ディープトレンチ

3a Siコレクタ層

3 b コレクタウォール層

4 S i エピタキシャル層

5 コレクタ埋め込み層7 SiGeスペーサ層

8 傾斜SiGeベース層

9 Siキャップ層

9 a エミッタ拡散層

10 エミッタ引き出し電極

11 下敷き酸化膜

11a エミッタ開口部

12 タングステンプラグ

13 層間絶縁膜

14 金属配線

17 フォトレジスト膜

20 サイドウォール

21 シリサイド層・

31 ベース引き出し電極

32 電極間絶縁膜

33 酸化膜サイドウォール


34 ポリシリコンサイドウォール

40 ベース接合開口部

BEST AVAILABLE COPY

(15)


特開2001-319936



BEST AVAILABLE COPY

(16)


特開2001-319936



BEST AVAILABLE CUPY

(17)

特開2001-319936




BEST AVAILABLE COPY


(18)

特開2001-319936






【図9】



Siキャブ 層のが 中濃度:1×10¹⁷atoms・cm⁻³ 厚み:20mm





Siキャップ 層のお"い**浸度**:2×10¹⁸a toms - cm⁻³ 厚み:20mm

BEST AVAILABLE COPY


(19)


特開2001-319936





【図13】





フロントページの続き

(72) 発明者 大西 照人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 F 夕一ム(参考) 5F003 APO4 APO5 BA11 BA27 BB00 BB01 BB02 BB04 BB05 BB06 BB07 BB08 BC08 BE02 BE07 BF06 BH07 BH18 BH94 BH99 BM01 BP21 BP31